В.Ф. Жирков, И.Д. Маслов
8
можно исключить из схемы, так как они не участвуют в образовании
трехразрядного ДДК дроби.
Преобразователи можно реализовать на интегральных схемах
(ИС) SN54184, SN74184 фирмы Texas Instruments и отечественных
К155ПР6. Элементарные преобразователи этих ИС заменяют два ЭП-4.
Такой ЭП с пятью входами и пятью выходами назовем ЭП-5. Он вы-
полняет функцию
, если 0
4,
3, если 8
12,
6, если 16
20,
9, если 24
28.
X
X
X
X
Y
X
X
X
X
(9)
Указанные ИС имеют задержку распространения 35…40 нс, по-
требляемую мощность ~200 мВт и малоперспективны на современ-
ном уровне развития элементной базы вычислительных устройств и
их конструктивно-технологического изготовления.
Высокое быстродействие и малую потребляемую мощность мож-
но обеспечить при реализации преобразователей на программируе-
мых логических ИС (ПЛИС), например, фирмы Xilinx.
Высокими функциональными возможностями обладают ПЛИС
фирмы Xilinx типа FPGA (Field Programmable Gate Arrays – програм-
мируемый пользователем массив вентилей).
Конфигурируемые логические блоки (КЛБ) этих ПЛИС содержат
табличные преобразователи LUT (Look-Up Tables), реализующие
функции алгебры логики (ФАЛ) нескольких переменных (не менее
четырех).
Фирма Xilinx выпускает несколько серий ПЛИС типа FPGA. Се-
рия SPARTAN сочетает высокие функциональные возможности и низ-
кую стоимость. Конфигурируемые логические блоки ПЛИС семейств
SPARTAN-II и SPARTAN-3 содержат две секции (Slise), в каждой сек-
ции размещены два четырехвходовых LUT. Каждый LUT может реа-
лизовывать любую ФАЛ четырех переменных. В КЛБ имеются муль-
типлексоры, позволяющие в одном КЛБ реализовать ФАЛ до шести
переменных, используя для этого теорему разложения Шеннона.
В КЛБ ПЛИС семейств SPARTAN-6 и Virtex-6 табличный преоб-
разователь LUT реализует любую ФАЛ шести переменных. В преде-
лах одного КЛБ можно генерировать ФАЛ до восьми переменных.
Так как структуры схем преобразователей ДДК целого числа в
ДК и ДК правильной дроби в ДДК подобны, то было проведено мо-
делирование 32-разрядного преобразователя ДК правильной дроби в
ДДК. В преобразователе применены ЭП-7 с семью входами и семью
выходами, которые объединяют четыре ЭП-4 (рис. 4).
